针对集成电路 (IC) 在复杂物理环境中的电磁抗扰度漂移问题，研究了环境热应力对基于供电网络传导耦合的现场可编程逻辑门阵列 (FPGA) 内嵌锁相环 (PLL) 电路电磁抗扰度的影响。分析典型 FPGA 片内 PLL 的功能原理及电磁 干扰机理 ；将环境热应力干扰因素引入 PLL 电磁抗扰度测试研究中，设计基于电磁干扰直接功率注入 (DPI) 与热应力耦合的抗扰度测试平台 ；测试分析了在 20~110℃热应力范围内，电磁干扰分别通过 1.2 V、2.5 V 和 IC 地电源网络注入片内 PLL 时，其电磁抗扰度特性变化。结果表明，当片内 PLL 功能单元受到不同注入路径的电磁干扰时，其在不同频段的电磁抗扰度变化趋势基本一致 ；考虑热应力因素影响时，片内 PLL 的电磁抗扰度特性会发生明显漂移，且当锁相环的 2.5 V 工作电压受到电磁 - 热复合应力干扰时，PLL 的电磁抗扰度最弱，热应力干扰因素加剧了其抗扰度的漂移。

网站会员需要登录才能在线预览，点我登录。

如何成为网站会员>>